Lagarto: Desarrollo de procesadores Open ISA y S.O. Open Source
Una estrategia para impulsar el desarrollo de una industria nacional de TIC
#CORE2021
Diseño de la Arquitectura del Procesador Lagarto RISC-V
Dirigido a: Estudiantes de carreras de ingeniería en electrónica, computación y afines interesados en desarrollar sus conocimientos y habilidades en el diseño de procesadores y sistemas embebidos.
Objetivo general: El diseño de procesadores requiere de especialistas capaces de trabajar en las capas de hardware y software para obtener un diseño eficiente. Este taller está enfocado a introducir al estudiante en los conceptos básicos de la arquitectura de computadoras, así como aquellos requeridos para el desarrollo de aplicaciones de prueba (benchmarks) empleados para la verificación de estos diseños.
Temario: Este taller presenta al estudiante los pilares fundamentales requeridos para el correcto entendimiento del diseño de procesadores, por lo que los temas que se abordan son los siguientes:
- Introducción
- Una mirada al Proyecto Lagarto
- Introducción a Verilog HDL
- Fundamentos de Verilog HDL
- Entorno de Desarrollo Quartus de Altera
- Sesión Práctica
Día 2
- Sesión Práctica
- Diseño de Arquitectura de Computadoras
- Sesión Práctica
Día 3
- Simulación y Bancos de Prueba
- Entorno de Model-Sim Altera
- Sesión Práctica
- Diseño de Arquitectura de Computadoras
Día 4
- Sesión Práctica
- Microarquitectura del Lagarto I
- Herramientas del Lagarto I: Depurador
Día 5
- Verificación Funcional
- QEMU
Para ver el temario completo, presentaciones y pràcticas, haz clic aquí.
La invitación es abierta a la comunidad IPN y comunidad CORE 2021, es recomendable contar con los conocimientos previos para aprovechar el taller y las herramientas, pero no es obligatorio.
Para asegurar un lugar, favor de escribir un correo a:
lagarto@cic.ipn.mx
O bien, intégrate llenando el formulario a través del siguiente enlace:
Formulario de Inscripción